如图所示为verilog写成程序后RTL图,注意锁存器 rRST_adc_n

此锁存器enable 信号在状态机到st1~5时触发,在状态机0时解锁。但是注意到,由于多了WIDEord 这个或或,enable信号会低于D到达,造成的结果
锁存的不是1而是0.。

因为在写状态机时,其他状态没有赋值,系统自动生成锁存器,但是会产生错误。

作者: harry_lee 发表于 2011-07-22 15:24 原文链接

推荐.NET配套的通用数据层ORM框架:CYQ.Data 通用数据层框架
新浪微博粉丝精灵,刷粉丝、刷评论、刷转发、企业商家微博营销必备工具"